eng
Содержание
Содержание
РАЗДЕЛ 1: ВЫСОКОСКОРОСТНОЕ ПРЕОБРАЗОВАНИЕ ДАННЫХ
Выбор преобразователя данных: Не только разрядность и скорость
Архитектуры АЦП, области применения, разрешение, скорости выборки
АЦП последовательного приближения
Типичная система сбора данных
Базовая схема АЦП последовательного приближения (АЦП с вычитанием обратной связи)
Диаграмма работы типичного АЦП последовательного приближения
3
-хразрядный ЦАП на переключаемых конденсаторах
Современный 12-разрядный АЦП последовательного приближения со скоростью преобразования 1,5 MSPS и 8-канальным входным мультиплексором
AD7641 - 18-разрядный АЦП семейства PulSAR® с производительностью 2 MSPS
Сопряжение АЦП с низким напряжением питания с сигналами промышленного уровня
AD7328 - 13-разрядный iCMOS™ АЦП производительностью 1 MSPS c истинно биполярными входами
Конвейерные АЦП
Архитектуры АЦП, области применения, разрешение, скорости дискретизации
3
-хразрядный параллельный преобразователь
6
-разрядный двухкаскадный субинтервальный АЦП
Диаграммы напряжений на входе 2-го каскада субАЦП
6
-разрядный субинтервальный АЦП с коррекцией ошибок N1 = 3, N2 = 4
Обобщенные конвейерные ступени в субинтервальном АЦП с коррекцией ошибок
Тактирование конвейерных АЦП
Типичная временная диаграмма для 12-разрядного АЦП AD9235 с производительностью 65 MSPS
Заключение: сравнение конвейерных АЦП и АЦП последовательного приближения
Измерение динамических характеристик АЦП
Важные параметры АЦП по переменному току
Шум квантования идеального АЦП
Спектр шума квантования
ОТНОШЕНИЕ СИГНАЛ/(ШУМ И ИСКАЖЕНИЯ) (SINAD), ЭФФЕКТИВНАЯ РАЗРЯДНОСТЬ (ENOB), ОТНОШЕНИЕ СИГНАЛ/ШУМ (SNR), ОБЩИЕ НЕЛИНЕЙНЫЕ ИСКАЖЕНИЯ (THD)
SINAD и ENOB 14-разрядного АЦП AD9244 со скоростью преобразования 65 MSPS для входного сигнала с размахом 1 В и 2 В
Соотношения между SINAD, SNR и THD
Анализ динамических характеристик АЦП методами БПФ
Идеальный 12-разрядный АЦП, вход 2,111 МГц, fS = 82 MSPS, среднее по 5 БПФ, M = 16384
Расположение составляющих искажений: Входной сигнал = 7 МГц, частота дискретизации = 20 MSPS
Динамический диапазон, свободный от гармоник (SFDR) в коммуникационных системах
Интермодуляционные гармоники второго и третьего порядка при f1 = 5 МГц, f2 = 6 МГц
Двухтональный SFDR 14-разрядного АЦП со скоростью 80/105 MSPS Частоты тонов 55,25 МГц и 56,25 МГц
Выбор между SNR, SFDR и полосой частот при разных уровнях потребляемой мощности
Компромиссы между SNR, SFDR и полосой частот на примере упрощенной модели выборки-хранения
Дрожание фазы тактирования выборки и дрожание апертуры увеличивают шумы АЦП
Зависимость теоретических величин SNR и ENOB, ограниченных фазовым шумом, от частоты полномасштабного аналогового входного синусоидального сигнала
Применение высокоскоростных АЦП в программной радиосвязи
Аналоговый супергетеродинный приемник стандарта AMPS (Advanced Mobile Phone Service)
Типовые программные радиоприемник и передатчик с дискретизацией ПЧ
Субдискретизация и перенос частоты между зонами Найквиста
Влияние сочетания субдискретизации и передискретизации на коэффициент обработки
Дискретизация с частотой 61,44 МГц четырех входных каналов WCDMA с центральной частотой 46,08 МГц преобразователем AD9444
Типичный радиочастотный спектр многоканального приемника CDMA2000
Схемы квадратурной цифровой модуляции
Зависимость частоты ошибок по битам от отношения несущая/шумы (C/N)
Широкополосный приемник стандарта GCM 1800/1900 МГц
Требования стандарта GSM 1800/1900 МГц по уровню помех
Двухтональные интермодуляционные искажения в многоканальной системе (GCM-1800/1900 МГц)
Примерные требования распространенных стандартов беспроводной связи к широкополосным АЦП
Обработка сигналов изображений сенсорных матриц цифровых фото/видео камер
Линейные и плоские матрицы ПЗС
Выходной каскад и формы сигналов
Двойная коррелированная выборка
Процессор сигналов ПЗС матрицы с генератором синхросигналов Precision Timing™ AD9898
Применение АЦП в видеотехнике
Модель формирования композитного видеосигнала из RGB компонентов
Аналоговые разъемы на приемниках высокого класса
Видео декодеры и кодеры для телевидения высокой четкости
Важнейшие характеристики АЦП для работы с видеосигналами
10
-разрядный видеодекодер стандартного разрешения ADV7180
Электроника интерфейса плоскопанельных дисплеев
Аналоговый и цифровой интерфейсы плоскопанельных дисплеев
Аналоговый интерфейс плоскопанельного дисплея AD9888 со скоростью 100/140/170/205 MSPS
Применение высокоскоростных АЦП в ультразвуковых приборах
Сравнение аналоговых и цифровых методов формирования пучка в ультразвуковых применениях
Компенсация ослабления сигнала в тканях тела усилителем с временной регулировкой усиления
Узел многоканального ультразвукового прибора на AD8334 и AD9228 с потреблением 264 мВт/канал
Основные требования к АЦП, применяющимся в УЗ системах
Оценочные комплекты АЦП и средство моделирования ADIsimADC®
Оценочный комплект Analog Devices - буфер FIFO для высокоскоростных АЦП
Плата с матричной БИС FPGA для преобразовании интерфейса LVDS
Средство моделирования ADIsimADC®
Моделирование АЦП при помощи ADIsimADC®
Работа с программой ADIsimADC®
Выходной график БПФ 14-разрядного 105/125 MSPS АЦП AD9246 при fin = 2,211 МГц, fS = 125 MSPS
Выходной график БПФ 14-разрядного 105/125 MSPS АЦП AD9246 при fin = 170,111 МГц, fS = 125 MSPS
Выходной график SFDR 14-разрядного 105/125 MSPS АЦП AD9246 при качании амплитуды сигнала. fin = 170,111 МГц, fS = 125 MSPS
Выходной график SFDR 14-разрядного 105/125 MSPS АЦП AD9246 при качании частоты сигнала fin от 2 до 170 МГц, fS = 125 MSPS
Усреднение БПФ и опции окна
Он-лайн версия программы ADIsimADC
РАЗДЕЛ 2: ОПТИМИЗАЦИЯ ИНТЕРФЕЙСОВ ПРЕОБРАЗОВАТЕЛЕЙ ДАННЫХ
Обзор интерфейсов преобразователей данных
Общие тенденции развития преобразователей данных, затрагивающие их интерфейсы
Согласование аналогового входа АЦП
Неидеальным аналоговым входам АЦП требуются подходящие согласующие усилители
Несимметричные согласующие усилители с непосредственной связью
Схемы усиления и сдвига уровня на ОУ
Несимметричная схема усиления и сдвига уровня требует ОУ с Rail-to-Rail выходом
Истинный Rail-to-Rail входной каскад
Выходной каскад распространенных ОУ
Почти Rail-to-Rail выходные каскады
Входная цепь 12-разрядного 3 MSPS АЦП AD7276 с питанием 2,35-3,6 В
Непосредственное подключение к АЦП AD7276 источника сигнала с низким выходным сопротивлением
Для согласующего усилителя на ОУ к АЦП AD7276 требуется ОУ с двумя источниками питания
Дифференциальные согласующие усилители для АЦП
Упрощенная схема небуферированной КМОП входной цепи выборки и хранения на переключаемых конденсаторах
Типичные помехи переключения на несимметричном (A) и дифференциальном (B) входах АЦП с КМОП переключаемыми конденсаторами
Преимущества дифференциальных интерфейсов аналогового входа преобразователей данных
Согласующий усилитель ADA4941 для АЦП AD7690 PulSAR® в схеме с однополярным питанием +5 В
Место включения помехоподавляющего фильтра, снижающего шум ОУ
Соотношение между эквивалентной шумовой полосой фильтра и 3-хдецибельной полосой фильтра Баттерворта
Согласующий усилитель ADA4922-1 для 18-разрядного АЦП iCMOS PulSAR AD7634 в схеме с питанием ±12 В
Схема сдвига уровня со связью по постоянному току для возбуждения входа АЦП AD922x
Функциональная и эквивалентная схемы дифференциальных согласующих усилителей AD813x и AD493x
Возбуждение 12-разрядного 20/40/65 MSPS АЦП AD9235 видеосигналом через усилитель AD8138
Применение усилителя ADA4937-1 с АЦП AD6645 в схеме с питанием +5 В и непосредственной связью
Применение усилителя ADA4938-1 при питающем напряжении 10 В с АЦП AD9446
Применение усилителя ADA4938-1 при питающем напряжении 10 В с АЦП AD9445
Применение усилителя ADA4938-1 при питающем напряжении ±5 В с АЦП AD9246 с питанием +1,8 В
Модели буферированных (BiCMOS) и небуферированных (КМОП) входных цепей конвейерных АЦП
Схемы буферированных и небуферированных дифференциальных входов АЦП
Модели буферированных и небуферированных входов АЦП для определения входного импеданса
Входной импеданс (последовательная модель) 12-разрядного 80 MSPS АЦП AD9236 в режимах слежения и хранения
Преобразование последовательной эквивалентной схемы в параллельную и наоборот
Параллельное представление входного импеданса небуферированного КМОП АЦП (AD9236) в режиме слежения
Основные принципы резонансного согласования
Пример резонансного согласования: Возбуждение 12-разрядного 80 MSPS АЦП AD9236 усилителем с переменным коэффициентом усиления AD8370 сигналом ПЧ 70 МГц
Проект интерфейса AD8370/AD9236 для сигнала ПЦ 70 МГц: антиалиасный фильтр и резонансное согласование
Моделированный отклик интерфейса
До и после добавления цепи резонансного согласования и антиалиасного фильтра
Пример широкополосного согласования: Согласование 14-разрядного буферированного 125 MSPS АЦП AD9445 усилителем с переменным коэффициентом усиления AD8352
Согласование 14-разрядного 125MSPS АЦП AD9445 дифференциальным усилителем AD8352 с полосой пропускания 2 ГГц
Данные БПФ для AD9445, согласованного усилителем AD8352, при входном сигнале с частотой 98,9 МГц и частоте дискретизации 105 MSPS
Трансформаторное согласование
Трансформаторная связь источника видеосигнала с 16-разрядным буферированным 80/100 MSPS BiCMOS АЦП AD9446
Сравнение согласования дифференциальными усилителями и трансформаторами
Вносимые потери и обратные потери трансформатора
Характеристики симметрирующего трансформатора TC1-1-13M ф. Mini-Circuits
Схемы дискретизации видеосигнала А/Ц преобразователями с буферированными входами
Улучшение характеристик на частотах выше 100 МГц двухтрансформаторной схемой
Снижение второй гармоники искажений в схеме с двумя трансформаторами на 10,5 дБ при частоте ПЧ 290 МГц
Схема входной части для АЦП с переключаемыми конденсаторами для широкополосного сигнала
Пример разработки с резонансным трансформаторным согласованием: КМОП АЦП с небуферированным входом, частота ПЧ 170 МГц, частота дискретизации 65 MSPS
Пример разработки: сигнал ПЧ 170 МГц дискретизируется с частотой 65 MSPS
Пример разработки: требования к системе и требования к АЦП
Пример разработки: характеристики исходной схемы с АЦП AD9238 без резонансного и импедансного согласования
Пример разработки: Определения начальных значений параллельных R и L
Пример разработки: АЦП с переключаемыми конденсаторами AD9238 - подбор элементов схемы для получения требуемых характеристик
Пример разработки: Окончательная схема входного резонансного согласования
Пример разработки: АЦП с переключаемыми конденсаторами AD9238 - окончательные результата - полоса пропускания и неравномерность АЧХ в полосе пропускания
Заключительный обзор типовых задач входных интерфейсов высокоскоростных АЦП
Ссылки
Драйверы тактовых сигналов
Влияние фазового шума тактовой частоты дискретизации при идеальном преобразовании синусоидального сигнала
Теоретическая зависимость SNR и ENOB, вызванных фазовым шумом от частоты полномасштабного аналогового сигнала
Величины дрожаний фазы, добавляемых логическими вентилями/драйверами
Вычисление дрожания фазы через фазовый шум
Вычисление дрожания фазы кварцевого генератора на 100 МГц
Источник тактового сигнала с ультранизким (<100 пс) дрожанием фазы
Использование фазовой автоподстройки частоты (ФАПЧ) и полосового фильтра для улучшения сигнала шумящего источника тактового сигнала
Требования к генератору в зависимости от разрядности АЦП и частоты входного аналогового сигнала
Формирователь тактового сигнала от прямоугольного или синусоидального напряжения несимметричными КМОП драйверами питанием 1,8 или 3 В
ПЭСЛ драйвер с малым дрожанием фазы, преобразующий несимметричный тактовый сигнал в дифференциальный
Выходы данных АЦП
Типичный КМОП драйвер цифрового выхода
Использование последовательного резистора на КМОП цифровых выходах для уменьшения токов заряда внешней емкости
Драйвер LVDS по технологии КМОП
Счетверенный 12-разрядный 40/60 MSPS АЦП AD9228 с питанием 1,8 В и интерфейсом LVDS
Временная диаграмма выходных данных LVDS АЦП AD9228
Заключение по выходам
РАЗДЕЛ 3: ЦАП, DDS, ФАПЧ, И РАСПРЕДЕЛЕНИЕ ТАКТОВОЙ ЧАСТОТЫ
Высокоскоростные КМОП ЦАП
Переключатели тока на p-МОП транзисторах
Высокоскоростной 3-хразрядный ЦАП с комплементарными токовыми выходами
Высокоскоростной 3-хразрядный ЦАП термометрической архитектуры с комплементарными токовыми выходами
Типичное ядро 14-разрядного сегментированного ЦАП семейства TxDAC®
Расположение первых девяти гармоник при выходном сигнале частотой 7 МГц и скорости обновления 20 MSPS
Измерение искажений и SNR ЦАП аналоговым спектральным анализатором
Спектр выходного сигнала ЦАП с огибающей вида sin(x)/x (амплитуда нормализована)
ЦАП с интерполированной передискретизацией
Представление передискретизации и интерполяции в временном домене
Использование программы расчета гармоник образов ЦАП "DAC Harmonic Image Tool"
Использование программы расчета гармоник ЦАП (идеальный ЦАП) Расположение 2-й гармоники искажений
Использование программы расчета гармоник ЦАП (идеальный ЦАП) Расположение 3-й гармоники искажений
Использование программы расчета гармоник ЦАП (Интерполирующий ЦАП AD9777 семейства TxDAC)
Применение ЦАП в передатчиках
Применимость критерия Найквиста к интерполирующим и модулирующим ЦАП
Категории ЦАП семейства TxDAC®
Два распространенных способа преобразования частоты вверх
AD9779 - многоканальный WCDMA тракт с 4-хкратной интерполяцией, fDATA = 122,88 MSPS, модуляция fDAC /4
AD9779 - многоканальный WCDMA тракт с 4-хкратной интерполяцией, fDATA = 122,88 MSPS, модуляция fDAC /4
12
/14/16-разрядные сдвоенные 1 GSPS ЦАПы AD9776/AD9778/AD9779
AD9957 - "смесительный" 1 GSPS ЦАП для квадратурного цифрового преобразования частоты (QDUC)
Буферирование выходов ЦАП
Обобщенная модель выходного каскада высокоскоростных КМОП ЦАП (например, семейств AD978x, AD977x)
Связь через дифференциальный трансформатор
Выход с трансформаторной связью ЦАП AD9786 на оценочной плате
Связь по постоянному току дифференциального выхода с применением ОУ с двумя источниками питания
Связь по постоянному току дифференциального выхода с применением ОУ с одним источником питания
Буферирование выхода высокоскоростного ЦАП при помощи дифференциальных ОУ AD813x или ADA493x
Оценочные аппаратные и программные средства ЦАП
Система Группы Analog Devices Inc. по высокоскоростным преобразователям для тестирования параметров ЦАП
Высокоскоростной генератор паттернов для ЦАП (DPG) - 1
Высокоскоростной генератор паттернов для ЦАП (DPG) - 2
Высокоскоростной генератор паттернов для ЦАП (DPG) - 3
Программа VisualDAC™
Прямой цифровой синтез
Гибкая система прямого цифрового синтеза (DDS)
Прохождение сигнала по архитектуре DDS
Влияние на SFDR соотношения частоты обновления и частоты выходного сигнала (на примере идеального 12-разрядного ЦАП)
1
GSPS DDS AD9858 с фазовым детектором и аналоговым перемножителем
Однопетлевой преобразователь частоты вверх на AD9858
Метод SpurKiller
AD9911 - DDS, работающий по принципу SpurKiller до частоты 500 МГц
Результаты применения методики SpurKiller (на выходном спектре DDS)
Интерактивный он-лайн инструмент разработки схем с DDS (ADIsimDDS)
Главный экран инструмента разработки DDS
Инструмент разработки DDS: табличное представление гармоник
Инструмент разработки DDS: опции экрана и выбор фильтра
Фазовая автоподстройка частоты
Базовая схема фазовой автоподстройки частоты (ФАПЧ)
Фазовый/частотный детектор (ФЧД), управляющий накачкой заряда
Добавление в базовую схему ФАПЧ делителя опорной частоты и предварительного делителя частоты
Добавление в схему ФАПЧ предварительного делителя с двойным переключаемым коэффициентом деления
Основные характеристики ФАПЧ
Фазовый шум и гармоники генератора
Зависимость фазового шума (в дБс/Гц) от частоты смещения
Интегрированная система ФАПЧ семейства ADF4360
Функциональная схема приборов семейства ADF4110
Сравнение целочисленных и дробных синтезаторов
Синтезатор с дробным N ADF4153
Работа ADF4153 в режиме минимальных шумов при N = 8581/130
Работа ADF4153 в режиме минимальных гармоник при N = 8581/130
Программа для разработки ФАПЧ
Процесс разработки с применением ADIsimPLL
Панель данных и панель результатов во временном домене
Результаты моделирования в частотном домене
Работа со схемой в ADIsimPLL
Литература по ФАПЧ
Генерация и распределение тактирующих сигналов
Параметры качества ИС генерации и распределения тактовых сигналов
Теоретическая зависимость SNR и ENOB, вызванных дрожанием фазы от частоты полномасштабного аналогового сигнала
Схема тактирования выборки АЦП низкочастотных сигналов
Генератор сигнала тактирования на 200 МГц с ФАПЧ
Упрощение схемы тактирования при помощи интегрального ФАПЧ ADF4360-8
Интегральный синтезатор и ГУН ADF4360-8 Выходная частота от 65 до 400 МГц
Дрожание фазы и фазовый шум у ADF4001 иADF4360-8
AD9540 - 655-мегагерцовый тактовый генератор с малым дрожанием фазы
Примеры распределения системного сигнала тактирования
AD9512 - ИС распределения тактового сигнала частотой до 1,2 ГГц
Оценочные наборы узлов тактирования
Интуитивный интерфейс пользователя оценочной платы выглядит как функциональная схема ИС
Программа разработки и моделирования ADIsimCLK
Функциональная схема интерфейса программы ADIsimCLK
Меню схемы в ADIsimCLK
Варианты конфигурации ADIsimCLK
Вывод данных в ADIsimCLK
В экране "Timing" можно строить диаграмму всех тактирующих сигналов
Генерация тактирующих сигналов с малым дрожанием фазы при помощи систем прямого цифрового синтеза (DDS)
Генерация тактирующих сигналов с помощью DDS
Установка для измерения дрожания фазы тактирующих сигналов, полученных от ИС генерации AD9515, управляемой DDS AD9958/AD9858
Новые ИС DDS - двухканальный AD9958 и четырехканальный AD9856 с очень малым дрожанием фазы
Подробные характеристики AD9958+AD9515 (из руководства по применению AN-823)
Заключение: Фазовое дрожание ИС тактирующих сигналов
РАЗДЕЛ 4: О ТОПОЛОГИИ ПЕЧАТНЫХ ПЛАТ. ИНСТРУМЕНТЫ РАЗРАБОТКИ ВЫСОКОСКОРОСТНЫХ СИСТЕМ
Земляная шина. Разработка топологии печатных плат
Помощь законов Кирхгоффа в определении падений напряжений в полной цепи
Более реалистичный взгляд на импеданс земляной шины
Токи цифровых сигналов через путь возврата аналогового сигнала создают погрешность напряжения
Расчет поверхностного и линейного сопротивления
Снижение точности прецизионного ОУ из-за общего тока по земле
Расчет индуктивности проводника круглого и прямоугольного сечения
Основные принципы индуктивной связи
Силовые линии магнитного поля и индуктивный контур (правило правой руки)
Снижение индуктивной связи правильным расположением проводников
Емкость между двумя параллельными пластинами
Эквивалентная схема емкостной связи
Прямое подключение высокоскоростного преобразователя к цифровой шине данных дает путь для помех
Частичное решение вопроса шумной шины данных
Правильное заземление ИС со смешанными сигналами с небольшими токами цифровых сигналов
Точки заземления и развязки
Зависимость SNR от частоты и дрожания фазы
ИС генерации и распределения тактирующих сигналов AD9510
Заземление ИС со смешанными сигналами на одной печатной плате (типичная оценочная/тестовая плата)
Заземление ИС со смешанными сигналами и сильными внутренними цифровыми токами на нескольких печатных платах
Дифференциальный сигнал тактирования выборки, или распределение данных от аналогового слоя земли к цифровому
Драйвер и приемник LVDS
Функциональная схема iCoupler
Принцип работы iCoupler
Фотография кристалла iCoupler
Прорезь на слое земли, перераспределяющий ток, улучшает точность
Влияние паразитной емкости в 10 пФ на инвертирующем входе усилителя на импульсную характеристику
Динамическая характеристика паразитной связи между дорожками печатной платы
Схема и топология печатной платы для источника тока с U-образной трассой и путь возвратного тока через слой земли
Прохождение постоянного тока (к рисунку 4.29)
Путь возврата переменного тока по слою земли с нулевым сопротивлением (слева) и конечным сопротивлением (справа)
Разрыв слоя земли увеличивает индуктивность цепи и повышает восприимчивость к внешним полям
Поверхностный слой в печатном проводнике
Поверхностный эффект печатного проводника над слоем земли
Микрополосковая линия передачи
Характеристическая емкость и время задержки распространения микрополосковой линии
Симметричная полосковая линия передачи
Характеристическая емкость и задержка распространения симметричной полосковой линии передачи
Печатные микрополосковые линии для двух пар сигналов LVDS
Развязка цепей питания
Зависимость коэффициента подавления помех по питанию от частоты у АЦП AD8099
Что такое правильная развязка?
Эквивалентная схема неидеального конденсатора с паразитными элементами
Зависимость импеданса Z(Ом) оксидного конденсатора емкостью 100 мкФ от частоты
Зависимость импеданса упрощенной модели танталового конденсатора от частоты
Некоторые типы диэлектриков конденсаторов, применяемых для развязки
Типы оксидных конденсаторов, применяемых в источниках питания
Подключение высокочастотного развязывающего фильтра
Резонансный контур, образованный схемой развязки по питанию
Влияние развязки на работу операционного усилителя AD8000
Коэффициент подавления помех по питанию усилителя AD8000
Схема измерения коэффициента подавления помехи по положительному источнику усилителя AD8000
График SNR оценочной платы AD9445 при правильной развязке
Цоколевка АЦП AD9445
График SNR оценочной платы AD9445 со снятыми с цепи аналогового питания конденсаторами
График SNR оценочной платы AD9445 со снятыми с цепи цифрового питания конденсаторами
Инструменты разработки высокоскоростных систем
Онлайн центр разработки Analog Devices
Обзор инструментов разработки
ADIsimOpAmp
Как использовать ADIsimOpAmp
ADIsimOpAmp (начальное окно)
ADIsimOpAmp: Мастер выбора
ADIsimOpAmp: Список для выбора
ADIsimOpAmp: Нормальные результаты работы
Окно ADIsimOpAmp: Предупреждение
Окно ADIsimOpAmp: Предупреждение (продолжение)
Окно ADIsimOpAmp: Ошибка
Окно ADIsimOpAmp - Режим SPICE
Сопровождение продукции фирмами Analog Devices и National Instruments
Обзор продукта Multisim
Разработка фильтра с применением Мастера фильтра
Выбор АЧХ фильтра, топологии фильтра, источника питания, синфазного напряжения и коэффициента передачи
Разработка Мастером каскада фильтра (верхняя часть экрана)
Разработка Мастером каскада фильтра (нижняя часть экрана)
Проект фильтра со списком элементов
Помощник подавления алиасов АЦП
Инструмент моделирования гармонических образов ЦАП
Калькулятор коэффициента усиления и сдвигов инструментального усилителя - AD623
Калькулятор коэффициента усиления и сдвигов инструментального усилителя - AD627
Интерактивный инструмент для дифференциального усилителя
Калькулятор диапазона синфазных напряжений и коэффициента усиления усилителя с активной обратной связью
Расчет суммарной погрешности ОУ (1)
Расчет суммарной погрешности ОУ (2)
Расчет суммарной погрешности ОУ (3)
Расчет суммарной погрешности инструментального усилителя (1)
Расчет суммарной погрешности инструментального усилителя (2)
Помощник конфигурирования регистров
Помощник конфигурирования ИС прямого цифрового синтеза (1)
Помощник конфигурирования ИС прямого цифрового синтеза (2)
Высокоскоростное преобразование данных
Применение высокоскоростных систем
1. Высокоскоростное преобразование данных
2. Оптимизация интерфейсов преобразователей данных
3. ЦАПы, ПЦС, ФАПЧ и распределение тактовой частоты
4. Средства разработки печатных плат
Авторские права © 2006, Analog Devices, Inc.
Все права защищены. Эта книга или ее части не могут быть воспроизведены в любой форме без разрешения обладателя авторских прав
РАЗДЕЛ 1
ВЫСОКОСКОРОСТНОЕ ПРЕОБРАЗОВАНИЕ ДАННЫХ
Скорость выборки преобразователя, разрешение, архитектуры, применения
АЦП последовательного приближения АЦП
Применение высокоскоростных АЦП в цифровом радиоприеме
Обработка изображений ПЗС/КСИ цифровых камер и камкордеров
Применение АЦП в видеотехнике
Электроника интерфейса плоскопанельных дисплеев
Применение АЦП в ультразвуковых устройствах
Оценочные комплекты АЦП и средства моделирования ADIsimADC®
Высокоскоростное преобразование данных
Выбор преобразователя данных
Выбор преобразователя данных – это не только разрядность и скорость
• Необходимые компромиссы
• Характеристики по постоянному и переменному току
• Потребление энергии
• Степень интеграции
• Простота применения
• Форматирование выходных данных
• Напряжение питания
• Размер корпуса
• Интегральная функциональность
• Цена
• Репутация производителя ИС
• Средства разработки
• Экспертиза применений
• Точная и лаконичная документация
• Помощь при выборе продукции
Правильный выбор АЦП для конкретной схемы из тысяч преобразователей, предлагаемых на рынке, может стать трудной задачей. Традиционный подход – взять руководства по выбору или обратиться к сайту производителя (подобному вебсайту Analog Devices). Введите скорость выборки, разрешение, напряжение источника питания и т.д., щелкните на кнопке «найти» – и надейтесь на лучшее. Но, может быть, есть более продуктивный подход к решению этой задачи?
Современные преобразователи данных различаются не только разрешением и скоростью (частотой выборки) и это намного усложняет процесс выбора. В первой главе обсуждаются основные архитектуры, характеристики и схемы применения высокоскоростных преобразователей. Автор считает, что понимание этих основ окажет неоценимую помощь разработчику в выборе и применении АЦП.
Архитектуры АЦП, области применения, разрешение, скорости выборки
[Рисунок без номера: надписи]
RESOLUTION (BITS) – Разрешение, бит
SAMPLING RATE – Частота дискретизации, Гц
INDUSTRIAL MEASUREMENT – Промышленные измерения
VOICEBAND, AUDIO – Звуковой диапазон, аудиоприложения
DATA ACQUISITION – Системы сбора данных
VIDEO, IF SAMPLING, SOFTWARE RADIO, ETC – Видео, преобразование ПЧ, программное радио
CURRENT STATE-OF-THE-ART (APPROXIMATE) – Приблизительное текущее достигнутое состояние
SAR – АЦП последовательного приближения
PIPELINE – Конвейерные АЦП
Современные области применения АЦП можно разделить на четыре широких сегмента: системы сбора данных, точные промышленные измерения, аудиоприложения и высокоскоростные приложения (термин «высокоскоростные» подразумевает скорости дискретизации выше 10 MSPS, хотя эта скорость взята несколько произвольно. Например, 18-разрядный АЦП последовательного приближения со скоростью выборки 2 MSPS определенно классифицируется как «высокоскоростной»). Для высокоскоростной обработки может быть применен любой из трех типов АЦП: АЦП последовательного приближения (SAR), сигма-дельта АЦП (∑-Δ) или конвейерные АЦП. Поэтому понимание основ этих трех наиболее распространенных архитектур АЦП имеет большое значение для правильного выбора преобразователя для конкретного применения.
На рисунке видно, как области применения и архитектуры АЦП соотносятся с разрешением (вертикальная ось) и скоростью дискретизации (горизонтальная ось). Штриховая линия представляет достигнутое на настоящее время (2006 г.) состояние этих параметров. Хотя и наблюдается некоторое перекрытие областей применения АЦП с различными архитектурами, каждому конкретному применению соответствуют АЦП определенной архитектуры.
Сигма-дельта архитектура доминирует в точных промышленных измерениях, в приборах звукового диапазона, в пространстве аудиоприложений. Эта архитектура подробно рассматривается в нижеприведенных ссылках. В нашей книге главное внимание уделено архитектуре преобразователей последовательного применения (SAR) и конвейерных АЦП
Рассмотрим сначала архитектуру SAR, которая наиболее распространена в системах сбора данных, особенно в тех, где требуется оцифровка большого числа каналов.
Walt Kester, Analog-Digital conversion, (Аналого-цифровое преобразование) Analog Devices, 2004, ISBN-0916550273 Chapter 3. Также доступно как Data Conversion Handbook, Elsevier-Newnes, 2005, ISBN: 0750678410, Chapter 3.
Высокоскоростное преобразование данных
АЦП последовательного приближения
www.analog.com/pulsar
www.analog.com/icmos
Высокоскоростное преобразование данных
Типичная система сбора данных
[Рисунок]
TRANSDUCER – Датчик
FILTER – Фильтр
OTHER CHANNELS – Другие каналы
MUX – Мультиплексор
REF – Опорное напряжение
SHA – УВХ (устройство выборки-хранения)
SAR ADC – АЦП последовательного приближения
TIMING – Тактирование
CHANNEL SEQUNSER – Перебор каналов
C – Микроконтроллер
На рисунке показана типичная система сбора данных. АЦП последовательного применения – основа этой системы.
Использование аналогового мультиплексора позволяет проводить процесс аналогово-цифрового преобразования в одном АЦП, вместо того, чтобы использовать АЦП в каждом отдельном канале. В прежние годы мультиплексор, схема выборки-хранения, источник опорного напряжения и АЦП с регистром последовательного приближения представляли собой отдельные ИС. Разработчик сам должен был конструировать схемы тактирования и перебора каналов.
Современная технология производства ИС позволяет все эти функциональные блоки (закрашенные) размещать в одном корпусе, обеспечивая, таким образом, на одном кристалле всю систему сбора данных полностью.
Последующее обсуждение покажет, почему именно АЦП последовательного применения обеспечивают для этих систем оптимальную архитектуру.
Более подробное описание архитектуры АЦП SAR можно найти в приведенных ниже ссылках.
1. Walt Kester, Analog-Digital conversion, (Аналого-цифровое преобразование) Analog Devices, 2004, ISBN-0916550273 Chapter 3. Также доступно как Data Conversion Handbook, Elsevier-Newnes, 2005, ISBN: 0750678410, Chapter 3.
2. Tutorial MT-021, Successive Approximation ADCs, (АЦП последовательного приближения) www.analog.com.
Базовая схема АЦП последовательного приближения
(АЦП с вычитанием обратной связи)
[Рисунок]
ANALOG INPUT – Аналоговый вход
SHA – УВХ
COMPARATOR – Компаратор
DAC – ЦАП
TIMING – Тактирование
CONTROL LOGIC: SUCCESSIVE APPROXIMATION REGISTER (SAR) – Управляющая логика: регистр последовательного приближения
CONVERT START –Начало преобразования
EOC – EOC (Конец преобразования)
DRDY – DRDY (Данные готовы)
OR – Или
BUSY – BUSY (Занят)
OUTPUT – Выход
АЦП последовательного приближения производит преобразование по команде. При установлении команды НАЧАЛО ПРЕОБРАЗОВАНИЯ (отметим, что эта функция в конкретном случае может называться по-другому или комбинироваться с другой линией управления), устройство выборки-хранения (УВХ) переводится в режим хранения, а все биты регистра последовательного приближения, сбрасываются в положение «0», кроме самого старшего, на котором устанавливается «1». Сигнал с выхода регистра подается на вход внутреннего ЦАП. Если выход ЦАП больше, чем аналоговый вход, этот единичный бит сбрасывается, в противном случае остается в положении «1». Затем следующий по старшинству бит устанавливается в «1». Если выход ЦАП больше, чем аналоговый вход, этот бит в регистре сбрасывается, в противном случае остается «1». Процесс повторяется с каждым следующим битом. Когда все биты установлены, проверены, и соответственно сброшены или оставлены «1», содержание регистра последовательного приближения соответствует величине аналогового входа и преобразование завершено. В процессе преобразования проверенные биты могут стать основой для последовательного выхода (для варианта АЦП последовательного приближения с последовательным выходом).
Основная погрешность АЦП последовательного приближения определяется точностью внутреннего ЦАП.
1. Walt Kester, Analog-Digital conversion, (Аналого-цифровое преобразование) Analog Devices, 2004, ISBN-0916550273 Chapter 3. Также доступно как Data Conversion Handbook, Elsevier-Newnes, 2005, ISBN: 0750678410, Chapter 3.
2. Tutorial MT-021, Successive Approximation ADCs, (АЦП последовательного приближения) www.analog.com.
Диаграмма работы типичного АЦП последовательного приближения
[Рисунок]
SAMPLE – Выборка
CONVERSION TIME – Время преобразования
TRACK/ACQUIRE – Слежение/Выдача данных
OUTPUT DATA – Выход данных
DATA – Данные
На рисунке показана типичная диаграмма работы АЦП последовательного приближения. Окончание преобразования обычно индицируется сигналом EOC (end-of-convert – конец преобразования), DRDY (Data Ready – данные готовы) или сигналом BUSY (ЗАНЯТ, не-ЗАНЯТ – значит, преобразование завершено). Полярность и названия этих сигналов могут быть разными для разных АЦП, но основная концепция работы неизменна. В начале интервала преобразования сигнал становится высоким (или низким), и остается в этом состоянии до завершения преобразования, и в этот момент он становится низким (высоким). Задний фронт сигнала обычно указывает на то, что выходные данные действительны. Но надо внимательно изучить документацию на АЦП – у некоторых из них требуется дополнительная задержка, прежде чем данные станут действительными. N-разрядное преобразование занимает N шагов.
Точные названия, присвоенные этим функциям, могут отличаться от преобразователя к преобразователю, но у большинства АЦП последовательного приближения именно такие.
Также следует отметить, что для некоторых АЦП последовательного приближения, кроме команды НАЧАЛО ПРЕОБРАЗОВАНИЯ, требуется внешнее высокочастотное тактирование, частота которого обычно лежит в диапазоне от 1 до 30 МГц в зависимости от времени преобразования и разрешения АЦП. Другие АЦП последовательного приближения имеют внутренний генератор для преобразования и требуют только команду НАЧАЛО ПРЕОБРАЗОВАНИЯ. Архитектура АЦП последовательного приближения обычно позволяет делать однократные преобразования с любой частотой повторения от нулевой до максимальной скорости преобразования преобразователя.
Отметим, что в конце периода преобразования, данные, соответствующие фронту тактового сигнала, доступны без «конвейерной» задержки. В отличие от конвейерных АЦП, у АЦП последовательного приближения отсутствует ограничение по «минимальной» скорости выборки. АЦП последовательного приближения могут работать непрерывно, или в «однократном» режиме. Это свойство особенно важно и удобно для схем с мультиплексированием.
Регистр последовательного приближения – устройство с последовательным выходом. Хотя есть многие варианты приборов и с параллельным выходом, тенденция развивается в направлении последовательного интерфейса (SPI, I2C и т.д.), потому что уменьшается число выводов, размер корпуса и стоимость.
3-разрядный ЦАП на переключаемых конденсаторах
[рисунок]
BIT – Разряд
CTOTAL = 2C – Cобщая = 2C
MSB – Старший значащий разряд (СЗР)
LSB – Младший значащий разряд (МЗР)
SWITCHES SHOWN IN TRACK (SAMPLE) MODE – Переключатели показаны в режиме слежения (выборки)
Точность и линейность внутреннего ЦАП определяют точность и линейность АЦП последовательного приближения в целом. В ранних SAR АЦП, например AD574 (промышленный стандарт), применялись внутренние ЦАП на тонкопленочных резисторах с лазерной подгонкой. Сейчас используются КМОП ЦАП с переключаемыми конденсаторами (другое название – с перераспределением заряда), показанный на рисунке. Точность соотношения емкостей определяется литографией и дополнительными конденсаторами и ключами, которые могут добавляться для подстройки как при изготовлении ИС, так и после, как часть процесса автокалибровки, проводимой на системном уровне после установки на нее. Кратко рассмотрим работу трехразрядного ЦАП, показанного на рисунке.
Переключатели в схеме показаны в режиме выборки (слежения), когда входное напряжение AIN постоянно заряжает или разряжает параллельное соединение всех конденсаторов. Режим хранения начинается при размыкании ключа SIN, при этом выбранное аналоговое входное напряжение остается на конденсаторах. После этого размыкается ключ SC и напряжение на узле A начинает меняться при манипулировании переключателями разрядов. Если все ключи S1, S2, S3 и S4 будут соединены с землей, на узле A появится напряжение, равное –AIN. Соединение S1 с опорным напряжением VREF добавляет к напряжению –AIN напряжение, равное VREF/2. Регистр последовательного приближения в зависимости от состояния выхода компаратора (высокий соответствует отрицательному напряжению на узле A, низкий – положительному) оставляет S1 подключенным к VREF или подключает его к земле. Аналогичный процесс потом повторяется с оставшимися двумя разрядами. По завершении интервала преобразования S1, S2, S3, S4 и SIN подключаются к AIN, SC подключается к земле, и преобразователь готов к следующему циклу.
Отметим, что дополнительный конденсатор на МЗР (C/4 в случае 3-разрядного ЦАП) требуется для того, тогда общая емкость конденсаторов былая равной 2C, чтобы при манипулировании отдельными битовыми конденсаторами получается точное двоичное деление.
Работа конденсаторного ЦАП аналогична работе ЦАП с резистивными делителями R-2R. При подключении конденсатора отдельного разряда к VREF общая емкость массива (2C) и конденсатор этого разряда образуют делитель. В результате к напряжению в узле A добавляется напряжение, эквивалентное весу этого разряда. При подключении конденсатора к земле такое же напряжение вычитается из узла A.
Современный 12-разрядный АЦП последовательного приближения c 8-канальным входным мультиплексором и скоростью преобразования 1,5 MSPS и
[рисунок. Аббревиатуры выводов ИС сохранились как в оригинале, т.е. не переводились]
8 INPUT CHANNELS – 8 входных каналов
I/P MUX – Входной мультиплексор
T/H – С/Х (Слежение / хранение)
SEQUENCER – Схема перебора каналов
12/10-BIT SAR ADC AND CONTROL – 12/10-разрядный АЦП SAR и схема управления
PARRALEL INTERFACE / CONTROL REGISTER – Параллельный интерфейс / регистр управления
Одним из недостатков архитектуры АЦП последовательного приближения на переключаемых конденсаторах являются помехи от токов переключения, которые могут попасть в аналоговый вход. Эти помехи можно устранить, если усилитель возбуждения (драйвер) будет подавлять токи помех в течение примерно половины периода преобразования. Однако многие АЦП последовательного приближения с переключаемыми конденсаторами способны работать с источниками сигналов напрямую, если их импеданс не превышает нескольких килоом.
Большинство современных АЦП имеют в своем составе встроенные мультиплексоры. Упрощенная блок-схема АЦП производительностью 1 MSPS серии AD79xx представлена на рисунке. AD7938/AD7939 – 12- и 10-разрядные высокоскоростные АЦП последовательного приближения с малой мощностью потребления и параллельным выводом данных. Они работают от одного источника питания напряжением от 2,7 до 5,25 В и обеспечивают производительность до 1,5 MSPS. Малошумящий широкополосный усилитель слежения/хранения может работать с входными сигналами частотой до 20 МГц. AD7938/AD7939 имеют 8 каналов аналогового входа и схему перебора каналов для выбора каналов, которые будут последовательно преобразовываться. Эти ИС могут работать как через несимметричные (заземленные), так и полностью дифференциальные или псевдодифференциальные аналоговые входы. Конфигурация аналоговых входов выбирается установкой соответствующих битов в регистре управления АЦП.
Внутри AD7938/AD7939 находится прецизионный источник опорного напряжения 2,5 В, который может использоваться при аналого-цифровом преобразовании. Вывод этого напряжения может быть альтернативным, если добавить внешнее опорное напряжение от 100 мВ до 3,5 В. Этот вывод можно использовать и для дополнительной фильтрации опорного напряжения от шумов.
Технология производства этих ИС позволяет достичь высокой производительности при очень малой потребляемой мощности. Схемы имеют также гибкие варианты управления питанием. Регистр управления АЦП позволяет установить разные режимы работы – диапазон входных аналоговых напряжений, их конфигурацию, код выходного сигнала, управление питанием, перебор каналов. Эти ИС выпускаются в 32-выводном корпусе LFCSP.
АЦП последовательного приближения широко применяются в многоканальных системах, так как у них нет «конвейерной» задержки, свойственной преобразователям с другими архитектурами.
Схема тангирования
Тактовый генератор
AD7641 – 18-разрядный АЦП семейства PulSAR® с производительностью 2 MSPS
[Рисунок]
REF – Источник опорного напряжения
REF AMP – Усилитель опорного напряжения
SWITCHED CAP DAC – ЦАП на переключаемых конденсаторах
CLOCK – Схема тактирования
CONTROL LOGIC AND CALIBRATION CIRCUITRY – Управляющая логика и схема калибровки
SERIAL PORT – Последовательный порт
PARALLEL INTERFACE – Параллельный интерфейс
На рисунке показан 18-разрядный АЦП последовательного приближения AD7641семейства PulSAR® производительностью до 2 MSPS.
AD7641 – 18-разрядный АЦП последовательного приближения с ЦАП на переключаемых конденсаторах, с дифференциальным входом, производительностью 2 MSPS, может работать от одного источника питания 2,5 В. Схема содержит 18-разрядный АЦП с большой скоростью выборки, внутренний тактовый генератор, внутренний источник опорного напряжения (с буфером), цепи коррекции ошибок, порты последовательного и параллельного интерфейса. Схема имеет два режима с очень большой скоростью выборки («широкополосный warp» и «warp») и быстрый (нормальный) режим для асинхронных применений. Заводская калибровка и испытания в дополнение к гарантируемым параметрам на постоянном токе – коэффициент усиления, смещение и линейность при температурах от –40 до 85°C – также гарантируют соответствующие величины параметров на переменном токе, например отношение сигнал/шум.
Типичное значение отношения сигнал/шум составляет 93,5 дБ, коэффициент нелинейных искажения –112 дБ при входном сигнале 20 кГц (при VREF = 2,5 В).
Другие приборы семейства аналого-цифровых преобразователей последовательного приближения семейства PulSAR можно найти на сайте www.analog.com/pulsar.
Сопряжение АЦП с низким напряжением питания с сигналами промышленного уровня
[рисунок]
INPUT RANGE = 0 TO 2.5 V – Диапазон напряжений входных сигналов от 0 до 2,5 В
SPAN - Размах
Многим промышленным приборам по-прежнему требуются АЦП,
способные работать с сигналами напряжением ±10 В
Тенденция развития АЦП – уменьшение потребляемых мощностей и напряжений питания (как правило, менее 5 В). Пропорционально снижается диапазон входных напряжений для приборов, работающих с низким питанием. Он составляет 2,5 В.
Однако большая часть промышленных применений требуют оцифровки сигналов в диапазоне ±10 В. На этом рисунке показаны два близких к оптимальному подхода к сопряжению сигналов большого напряжения с АЦП, имеющим низковольтное питание.
На рисунке A показана схема на ОУ, который «подгоняет» путем ослабления и сдвига сигнал напряжением ±10 В до 0–2,5 В, т.е. до величины входного сигнала АЦП. Очевидным недостатком схемы является наличие дополнительных элементов и низкое сопротивление источнику сигнала, равное в данном случае сопротивлению резистора прямой связи – 8 кОм. Другой, не совсем очевидный, недостаток состоит в том, что ОУ питается от напряжений ±15 В, поэтому сам может перегрузить АЦП, если не добавлять защитные элементы. Следует также принять меры, чтобы напряжение питания АЦП U= +5 В было подано раньше напряжений питания ОУ, иначе входной каскад АЦП в некоторых случаях может «защелкнуться».
В схеме B для сдвига и ослабления входного сигнала применена резистивная цепь: три резистора, и источник опорного напряжения.
Сопротивления резисторов можно рассчитать по следующим формулам:
RIN = R3 + R1||R2
(R1||R2)/(R3+R1||R2) = Vразмах/2VIN
{(R2||R3)/(R1+R2||R3)}VREF = Vразмах/2
AD7328 – 13-разрядный iCMOS™ АЦП производительностью 1 MSPS
c биполярными входами
[рисунок]
PROGRAMMABLE INPUT RANGES – Программируемые диапазоны входного напряжения
VINMAX to +16.5V – От VINMAX до 16,5 В
I/P MUX – Входной мультиплексор
T/H – Слежение/хранение
CHANNEL SEQUENCER – Перебор каналов
2.5V VREF – Источник опорного напряжения 2,5 В
TEMPERATURE INDICATOR – Датчик температуры
13-BIT SUCCESSIVE APPROXIMATION ADC – 13-разрядный АЦП последовательного приближения
CONTROL LOGIC AND REGISTERS – Регистры и логика управления
REFIN/OUT – Вход/выход опорного напряжения
VINMIN to –16.5V – От VINMIN до –16,5 В
Фирма Analog Devices предлагает АЦП, изготовленный по технологии CMOS (iCMOS™). Входная цепь АЦП работает со стандартными промышленными источниками питания ±15 В, а ядро АЦП питается низким напряжением (5 В и ниже). На рисунке показан один из iCMOS АЦП – 13разрядный АЦП с 8-канальным входом AD7328.
В технологическом процессе iCMOS сочетаются два процесса – высоковольтный КМОП и низковольтный КМОП. Процесс iCMOS позволяет разрабатывать широкий спектр высокопроизводительных аналоговых ИС, способных работать с напряжением 33 В причем площади этих схем намного меньше, чем получаемые разработанными ранее технологиями. В отличие от ИС, изготовленных по традиционным КМОП-технологиям, компоненты iCMOS могут принимать биполярные входные сигналы, в то же время обеспечивают улучшенные характеристики, позволяют значительно снизить потребляемую мощность и размеры корпуса.
AD7328 принимает истинно биполярные входные сигналы, имеет четыре устанавливаемых программно входных диапазона: ±10 В, ±5 В, ±2,5 В и от 0 до 10 В. Каждый аналоговый вход независимо от других можно запрограммировать в один из четырех входных диапазонов. Аналоговые входы AD7328 можно запрограммировать как несимметричный, истинно дифференциальный или псевдодифференциальный. У АЦП имеется внутренний источник опорного напряжения 2,5 В, но допускается и применение внешнего источника. Если подключить к выводу REFIN/OUT внешний источник опорного напряжения 3 В, AD7328 будет работать с биполярным входным аналоговым сигналом ±12 В. Для обеспечения такого диапазона входных напряжений требуются источники питания VDD и VSS не менее ±12 В.
Номинальное значение низкого напряжения питания ядра АЦП AD7328 для обеспечения заявленных характеристик должно быть VCC = 5 В (от 4,75 до 5,5 В). При напряжениях VCC от 2,7 до 4,75 В характеристики AD7328 соответствуют типичным значениям. AD7328 имеет отдельный вывод VDRIVE для установки напряжения входных/выходных интерфейсов (от 2,7 В до 5,5 В). Напряжение VDRIVE не должно превышать VCC больше, чем на 0,3 В.
AD7328 имеет высокоскоростной последовательный интерфейс, способный работать при производительности АЦП до 1 MSPS.
Другие ИС, изготовленные по технологии iCMOS, можно найти на сайте www.analog.com/icmos.
Конвейерные АЦП
www.analog.com/adcs
Архитектуры АЦП, области применения, разрешение, скорости дискретизации
[Рисунок]
RESOLU
Применение высокоскоростных систем
1. Высокоскоростное преобразование данных
2. Оптимизация интерфейсов преобразователей данных
3. ЦАПы, ПЦС, ФАПЧ и распределение тактовой частоты
4. Средства разработки печатных плат
Авторские права © 2006, Analog Devices, Inc.
Все права защищены. Эта книга или ее части не могут быть воспроизведены в любой форме без разрешения обладателя авторских прав
РАЗДЕЛ 1
ВЫСОКОСКОРОСТНОЕ ПРЕОБРАЗОВАНИЕ ДАННЫХ
Скорость выборки преобразователя, разрешение, архитектуры, применения
АЦП последовательного приближения АЦП
Применение высокоскоростных АЦП в цифровом радиоприеме
Обработка изображений ПЗС/КСИ цифровых камер и камкордеров
Применение АЦП в видеотехнике
Электроника интерфейса плоскопанельных дисплеев
Применение АЦП в ультразвуковых устройствах
Оценочные комплекты АЦП и средства моделирования ADIsimADC®
Высокоскоростное преобразование данных
Выбор преобразователя данных
Выбор преобразователя данных – это не только разрядность и скорость
• Необходимые компромиссы
• Характеристики по постоянному и переменному току
• Потребление энергии
• Степень интеграции
• Простота применения
• Форматирование выходных данных
• Напряжение питания
• Размер корпуса
• Интегральная функциональность
• Цена
• Репутация производителя ИС
• Средства разработки
• Экспертиза применений
• Точная и лаконичная документация
• Помощь при выборе продукции
Правильный выбор АЦП для конкретной схемы из тысяч преобразователей, предлагаемых на рынке, может стать трудной задачей. Традиционный подход – взять руководства по выбору или обратиться к сайту производителя (подобному вебсайту Analog Devices). Введите скорость выборки, разрешение, напряжение источника питания и т.д., щелкните на кнопке «найти» – и надейтесь на лучшее. Но, может быть, есть более продуктивный подход к решению этой задачи?
Современные преобразователи данных различаются не только разрешением и скоростью (частотой выборки) и это намного усложняет процесс выбора. В первой главе обсуждаются основные архитектуры, характеристики и схемы применения высокоскоростных преобразователей. Автор считает, что понимание этих основ окажет неоценимую помощь разработчику в выборе и применении АЦП.
Архитектуры АЦП, области применения, разрешение, скорости выборки
[Рисунок без номера: надписи]
RESOLUTION (BITS) – Разрешение, бит
SAMPLING RATE – Частота дискретизации, Гц
INDUSTRIAL MEASUREMENT – Промышленные измерения
VOICEBAND, AUDIO – Звуковой диапазон, аудиоприложения
DATA ACQUISITION – Системы сбора данных
VIDEO, IF SAMPLING, SOFTWARE RADIO, ETC – Видео, преобразование ПЧ, программное радио
CURRENT STATE-OF-THE-ART (APPROXIMATE) – Приблизительное текущее достигнутое состояние
SAR – АЦП последовательного приближения
PIPELINE – Конвейерные АЦП
Современные области применения АЦП можно разделить на четыре широких сегмента: системы сбора данных, точные промышленные измерения, аудиоприложения и высокоскоростные приложения (термин «высокоскоростные» подразумевает скорости дискретизации выше 10 MSPS, хотя эта скорость взята несколько произвольно. Например, 18-разрядный АЦП последовательного приближения со скоростью выборки 2 MSPS определенно классифицируется как «высокоскоростной»). Для высокоскоростной обработки может быть применен любой из трех типов АЦП: АЦП последовательного приближения (SAR), сигма-дельта АЦП (∑-Δ) или конвейерные АЦП. Поэтому понимание основ этих трех наиболее распространенных архитектур АЦП имеет большое значение для правильного выбора преобразователя для конкретного применения.
На рисунке видно, как области применения и архитектуры АЦП соотносятся с разрешением (вертикальная ось) и скоростью дискретизации (горизонтальная ось). Штриховая линия представляет достигнутое на настоящее время (2006 г.) состояние этих параметров. Хотя и наблюдается некоторое перекрытие областей применения АЦП с различными архитектурами, каждому конкретному применению соответствуют АЦП определенной архитектуры.
Сигма-дельта архитектура доминирует в точных промышленных измерениях, в приборах звукового диапазона, в пространстве аудиоприложений. Эта архитектура подробно рассматривается в нижеприведенных ссылках. В нашей книге главное внимание уделено архитектуре преобразователей последовательного применения (SAR) и конвейерных АЦП
Рассмотрим сначала архитектуру SAR, которая наиболее распространена в системах сбора данных, особенно в тех, где требуется оцифровка большого числа каналов.
Walt Kester, Analog-Digital conversion, (Аналого-цифровое преобразование) Analog Devices, 2004, ISBN-0916550273 Chapter 3. Также доступно как Data Conversion Handbook, Elsevier-Newnes, 2005, ISBN: 0750678410, Chapter 3.
Высокоскоростное преобразование данных
АЦП последовательного приближения
www.analog.com/pulsar
www.analog.com/icmos
Высокоскоростное преобразование данных
Типичная система сбора данных
[Рисунок]
TRANSDUCER – Датчик
FILTER – Фильтр
OTHER CHANNELS – Другие каналы
MUX – Мультиплексор
REF – Опорное напряжение
SHA – УВХ (устройство выборки-хранения)
SAR ADC – АЦП последовательного приближения
TIMING – Тактирование
CHANNEL SEQUNSER – Перебор каналов
C – Микроконтроллер
На рисунке показана типичная система сбора данных. АЦП последовательного применения – основа этой системы.
Использование аналогового мультиплексора позволяет проводить процесс аналогово-цифрового преобразования в одном АЦП, вместо того, чтобы использовать АЦП в каждом отдельном канале. В прежние годы мультиплексор, схема выборки-хранения, источник опорного напряжения и АЦП с регистром последовательного приближения представляли собой отдельные ИС. Разработчик сам должен был конструировать схемы тактирования и перебора каналов.
Современная технология производства ИС позволяет все эти функциональные блоки (закрашенные) размещать в одном корпусе, обеспечивая, таким образом, на одном кристалле всю систему сбора данных полностью.
Последующее обсуждение покажет, почему именно АЦП последовательного применения обеспечивают для этих систем оптимальную архитектуру.
Более подробное описание архитектуры АЦП SAR можно найти в приведенных ниже ссылках.
1. Walt Kester, Analog-Digital conversion, (Аналого-цифровое преобразование) Analog Devices, 2004, ISBN-0916550273 Chapter 3. Также доступно как Data Conversion Handbook, Elsevier-Newnes, 2005, ISBN: 0750678410, Chapter 3.
2. Tutorial MT-021, Successive Approximation ADCs, (АЦП последовательного приближения) www.analog.com.
Базовая схема АЦП последовательного приближения
(АЦП с вычитанием обратной связи)
[Рисунок]
ANALOG INPUT – Аналоговый вход
SHA – УВХ
COMPARATOR – Компаратор
DAC – ЦАП
TIMING – Тактирование
CONTROL LOGIC: SUCCESSIVE APPROXIMATION REGISTER (SAR) – Управляющая логика: регистр последовательного приближения
CONVERT START –Начало преобразования
EOC – EOC (Конец преобразования)
DRDY – DRDY (Данные готовы)
OR – Или
BUSY – BUSY (Занят)
OUTPUT – Выход
АЦП последовательного приближения производит преобразование по команде. При установлении команды НАЧАЛО ПРЕОБРАЗОВАНИЯ (отметим, что эта функция в конкретном случае может называться по-другому или комбинироваться с другой линией управления), устройство выборки-хранения (УВХ) переводится в режим хранения, а все биты регистра последовательного приближения, сбрасываются в положение «0», кроме самого старшего, на котором устанавливается «1». Сигнал с выхода регистра подается на вход внутреннего ЦАП. Если выход ЦАП больше, чем аналоговый вход, этот единичный бит сбрасывается, в противном случае остается в положении «1». Затем следующий по старшинству бит устанавливается в «1». Если выход ЦАП больше, чем аналоговый вход, этот бит в регистре сбрасывается, в противном случае остается «1». Процесс повторяется с каждым следующим битом. Когда все биты установлены, проверены, и соответственно сброшены или оставлены «1», содержание регистра последовательного приближения соответствует величине аналогового входа и преобразование завершено. В процессе преобразования проверенные биты могут стать основой для последовательного выхода (для варианта АЦП последовательного приближения с последовательным выходом).
Основная погрешность АЦП последовательного приближения определяется точностью внутреннего ЦАП.
1. Walt Kester, Analog-Digital conversion, (Аналого-цифровое преобразование) Analog Devices, 2004, ISBN-0916550273 Chapter 3. Также доступно как Data Conversion Handbook, Elsevier-Newnes, 2005, ISBN: 0750678410, Chapter 3.
2. Tutorial MT-021, Successive Approximation ADCs, (АЦП последовательного приближения) www.analog.com.
Диаграмма работы типичного АЦП последовательного приближения
[Рисунок]
SAMPLE – Выборка
CONVERSION TIME – Время преобразования
TRACK/ACQUIRE – Слежение/Выдача данных
OUTPUT DATA – Выход данных
DATA – Данные
На рисунке показана типичная диаграмма работы АЦП последовательного приближения. Окончание преобразования обычно индицируется сигналом EOC (end-of-convert – конец преобразования), DRDY (Data Ready – данные готовы) или сигналом BUSY (ЗАНЯТ, не-ЗАНЯТ – значит, преобразование завершено). Полярность и названия этих сигналов могут быть разными для разных АЦП, но основная концепция работы неизменна. В начале интервала преобразования сигнал становится высоким (или низким), и остается в этом состоянии до завершения преобразования, и в этот момент он становится низким (высоким). Задний фронт сигнала обычно указывает на то, что выходные данные действительны. Но надо внимательно изучить документацию на АЦП – у некоторых из них требуется дополнительная задержка, прежде чем данные станут действительными. N-разрядное преобразование занимает N шагов.
Точные названия, присвоенные этим функциям, могут отличаться от преобразователя к преобразователю, но у большинства АЦП последовательного приближения именно такие.
Также следует отметить, что для некоторых АЦП последовательного приближения, кроме команды НАЧАЛО ПРЕОБРАЗОВАНИЯ, требуется внешнее высокочастотное тактирование, частота которого обычно лежит в диапазоне от 1 до 30 МГц в зависимости от времени преобразования и разрешения АЦП. Другие АЦП последовательного приближения имеют внутренний генератор для преобразования и требуют только команду НАЧАЛО ПРЕОБРАЗОВАНИЯ. Архитектура АЦП последовательного приближения обычно позволяет делать однократные преобразования с любой частотой повторения от нулевой до максимальной скорости преобразования преобразователя.
Отметим, что в конце периода преобразования, данные, соответствующие фронту тактового сигнала, доступны без «конвейерной» задержки. В отличие от конвейерных АЦП, у АЦП последовательного приближения отсутствует ограничение по «минимальной» скорости выборки. АЦП последовательного приближения могут работать непрерывно, или в «однократном» режиме. Это свойство особенно важно и удобно для схем с мультиплексированием.
Регистр последовательного приближения – устройство с последовательным выходом. Хотя есть многие варианты приборов и с параллельным выходом, тенденция развивается в направлении последовательного интерфейса (SPI, I2C и т.д.), потому что уменьшается число выводов, размер корпуса и стоимость.
3-разрядный ЦАП на переключаемых конденсаторах
[рисунок]
BIT – Разряд
CTOTAL = 2C – Cобщая = 2C
MSB – Старший значащий разряд (СЗР)
LSB – Младший значащий разряд (МЗР)
SWITCHES SHOWN IN TRACK (SAMPLE) MODE – Переключатели показаны в режиме слежения (выборки)
Точность и линейность внутреннего ЦАП определяют точность и линейность АЦП последовательного приближения в целом. В ранних SAR АЦП, например AD574 (промышленный стандарт), применялись внутренние ЦАП на тонкопленочных резисторах с лазерной подгонкой. Сейчас используются КМОП ЦАП с переключаемыми конденсаторами (другое название – с перераспределением заряда), показанный на рисунке. Точность соотношения емкостей определяется литографией и дополнительными конденсаторами и ключами, которые могут добавляться для подстройки как при изготовлении ИС, так и после, как часть процесса автокалибровки, проводимой на системном уровне после установки на нее. Кратко рассмотрим работу трехразрядного ЦАП, показанного на рисунке.
Переключатели в схеме показаны в режиме выборки (слежения), когда входное напряжение AIN постоянно заряжает или разряжает параллельное соединение всех конденсаторов. Режим хранения начинается при размыкании ключа SIN, при этом выбранное аналоговое входное напряжение остается на конденсаторах. После этого размыкается ключ SC и напряжение на узле A начинает меняться при манипулировании переключателями разрядов. Если все ключи S1, S2, S3 и S4 будут соединены с землей, на узле A появится напряжение, равное –AIN. Соединение S1 с опорным напряжением VREF добавляет к напряжению –AIN напряжение, равное VREF/2. Регистр последовательного приближения в зависимости от состояния выхода компаратора (высокий соответствует отрицательному напряжению на узле A, низкий – положительному) оставляет S1 подключенным к VREF или подключает его к земле. Аналогичный процесс потом повторяется с оставшимися двумя разрядами. По завершении интервала преобразования S1, S2, S3, S4 и SIN подключаются к AIN, SC подключается к земле, и преобразователь готов к следующему циклу.
Отметим, что дополнительный конденсатор на МЗР (C/4 в случае 3-разрядного ЦАП) требуется для того, тогда общая емкость конденсаторов былая равной 2C, чтобы при манипулировании отдельными битовыми конденсаторами получается точное двоичное деление.
Работа конденсаторного ЦАП аналогична работе ЦАП с резистивными делителями R-2R. При подключении конденсатора отдельного разряда к VREF общая емкость массива (2C) и конденсатор этого разряда образуют делитель. В результате к напряжению в узле A добавляется напряжение, эквивалентное весу этого разряда. При подключении конденсатора к земле такое же напряжение вычитается из узла A.
Современный 12-разрядный АЦП последовательного приближения c 8-канальным входным мультиплексором и скоростью преобразования 1,5 MSPS и
[рисунок. Аббревиатуры выводов ИС сохранились как в оригинале, т.е. не переводились]
8 INPUT CHANNELS – 8 входных каналов
I/P MUX – Входной мультиплексор
T/H – С/Х (Слежение / хранение)
SEQUENCER – Схема перебора каналов
12/10-BIT SAR ADC AND CONTROL – 12/10-разрядный АЦП SAR и схема управления
PARRALEL INTERFACE / CONTROL REGISTER – Параллельный интерфейс / регистр управления
Одним из недостатков архитектуры АЦП последовательного приближения на переключаемых конденсаторах являются помехи от токов переключения, которые могут попасть в аналоговый вход. Эти помехи можно устранить, если усилитель возбуждения (драйвер) будет подавлять токи помех в течение примерно половины периода преобразования. Однако многие АЦП последовательного приближения с переключаемыми конденсаторами способны работать с источниками сигналов напрямую, если их импеданс не превышает нескольких килоом.
Большинство современных АЦП имеют в своем составе встроенные мультиплексоры. Упрощенная блок-схема АЦП производительностью 1 MSPS серии AD79xx представлена на рисунке. AD7938/AD7939 – 12- и 10-разрядные высокоскоростные АЦП последовательного приближения с малой мощностью потребления и параллельным выводом данных. Они работают от одного источника питания напряжением от 2,7 до 5,25 В и обеспечивают производительность до 1,5 MSPS. Малошумящий широкополосный усилитель слежения/хранения может работать с входными сигналами частотой до 20 МГц. AD7938/AD7939 имеют 8 каналов аналогового входа и схему перебора каналов для выбора каналов, которые будут последовательно преобразовываться. Эти ИС могут работать как через несимметричные (заземленные), так и полностью дифференциальные или псевдодифференциальные аналоговые входы. Конфигурация аналоговых входов выбирается установкой соответствующих битов в регистре управления АЦП.
Внутри AD7938/AD7939 находится прецизионный источник опорного напряжения 2,5 В, который может использоваться при аналого-цифровом преобразовании. Вывод этого напряжения может быть альтернативным, если добавить внешнее опорное напряжение от 100 мВ до 3,5 В. Этот вывод можно использовать и для дополнительной фильтрации опорного напряжения от шумов.
Технология производства этих ИС позволяет достичь высокой производительности при очень малой потребляемой мощности. Схемы имеют также гибкие варианты управления питанием. Регистр управления АЦП позволяет установить разные режимы работы – диапазон входных аналоговых напряжений, их конфигурацию, код выходного сигнала, управление питанием, перебор каналов. Эти ИС выпускаются в 32-выводном корпусе LFCSP.
АЦП последовательного приближения широко применяются в многоканальных системах, так как у них нет «конвейерной» задержки, свойственной преобразователям с другими архитектурами.
Схема тангирования
Тактовый генератор
AD7641 – 18-разрядный АЦП семейства PulSAR® с производительностью 2 MSPS
[Рисунок]
REF – Источник опорного напряжения
REF AMP – Усилитель опорного напряжения
SWITCHED CAP DAC – ЦАП на переключаемых конденсаторах
CLOCK – Схема тактирования
CONTROL LOGIC AND CALIBRATION CIRCUITRY – Управляющая логика и схема калибровки
SERIAL PORT – Последовательный порт
PARALLEL INTERFACE – Параллельный интерфейс
На рисунке показан 18-разрядный АЦП последовательного приближения AD7641семейства PulSAR® производительностью до 2 MSPS.
AD7641 – 18-разрядный АЦП последовательного приближения с ЦАП на переключаемых конденсаторах, с дифференциальным входом, производительностью 2 MSPS, может работать от одного источника питания 2,5 В. Схема содержит 18-разрядный АЦП с большой скоростью выборки, внутренний тактовый генератор, внутренний источник опорного напряжения (с буфером), цепи коррекции ошибок, порты последовательного и параллельного интерфейса. Схема имеет два режима с очень большой скоростью выборки («широкополосный warp» и «warp») и быстрый (нормальный) режим для асинхронных применений. Заводская калибровка и испытания в дополнение к гарантируемым параметрам на постоянном токе – коэффициент усиления, смещение и линейность при температурах от –40 до 85°C – также гарантируют соответствующие величины параметров на переменном токе, например отношение сигнал/шум.
Типичное значение отношения сигнал/шум составляет 93,5 дБ, коэффициент нелинейных искажения –112 дБ при входном сигнале 20 кГц (при VREF = 2,5 В).
Другие приборы семейства аналого-цифровых преобразователей последовательного приближения семейства PulSAR можно найти на сайте www.analog.com/pulsar.
Сопряжение АЦП с низким напряжением питания с сигналами промышленного уровня
[рисунок]
INPUT RANGE = 0 TO 2.5 V – Диапазон напряжений входных сигналов от 0 до 2,5 В
SPAN - Размах
Многим промышленным приборам по-прежнему требуются АЦП,
способные работать с сигналами напряжением ±10 В
Тенденция развития АЦП – уменьшение потребляемых мощностей и напряжений питания (как правило, менее 5 В). Пропорционально снижается диапазон входных напряжений для приборов, работающих с низким питанием. Он составляет 2,5 В.
Однако большая часть промышленных применений требуют оцифровки сигналов в диапазоне ±10 В. На этом рисунке показаны два близких к оптимальному подхода к сопряжению сигналов большого напряжения с АЦП, имеющим низковольтное питание.
На рисунке A показана схема на ОУ, который «подгоняет» путем ослабления и сдвига сигнал напряжением ±10 В до 0–2,5 В, т.е. до величины входного сигнала АЦП. Очевидным недостатком схемы является наличие дополнительных элементов и низкое сопротивление источнику сигнала, равное в данном случае сопротивлению резистора прямой связи – 8 кОм. Другой, не совсем очевидный, недостаток состоит в том, что ОУ питается от напряжений ±15 В, поэтому сам может перегрузить АЦП, если не добавлять защитные элементы. Следует также принять меры, чтобы напряжение питания АЦП U= +5 В было подано раньше напряжений питания ОУ, иначе входной каскад АЦП в некоторых случаях может «защелкнуться».
В схеме B для сдвига и ослабления входного сигнала применена резистивная цепь: три резистора, и источник опорного напряжения.
Сопротивления резисторов можно рассчитать по следующим формулам:
RIN = R3 + R1||R2
(R1||R2)/(R3+R1||R2) = Vразмах/2VIN
{(R2||R3)/(R1+R2||R3)}VREF = Vразмах/2
AD7328 – 13-разрядный iCMOS™ АЦП производительностью 1 MSPS
c биполярными входами
[рисунок]
PROGRAMMABLE INPUT RANGES – Программируемые диапазоны входного напряжения
VINMAX to +16.5V – От VINMAX до 16,5 В
I/P MUX – Входной мультиплексор
T/H – Слежение/хранение
CHANNEL SEQUENCER – Перебор каналов
2.5V VREF – Источник опорного напряжения 2,5 В
TEMPERATURE INDICATOR – Датчик температуры
13-BIT SUCCESSIVE APPROXIMATION ADC – 13-разрядный АЦП последовательного приближения
CONTROL LOGIC AND REGISTERS – Регистры и логика управления
REFIN/OUT – Вход/выход опорного напряжения
VINMIN to –16.5V – От VINMIN до –16,5 В
Фирма Analog Devices предлагает АЦП, изготовленный по технологии CMOS (iCMOS™). Входная цепь АЦП работает со стандартными промышленными источниками питания ±15 В, а ядро АЦП питается низким напряжением (5 В и ниже). На рисунке показан один из iCMOS АЦП – 13разрядный АЦП с 8-канальным входом AD7328.
В технологическом процессе iCMOS сочетаются два процесса – высоковольтный КМОП и низковольтный КМОП. Процесс iCMOS позволяет разрабатывать широкий спектр высокопроизводительных аналоговых ИС, способных работать с напряжением 33 В причем площади этих схем намного меньше, чем получаемые разработанными ранее технологиями. В отличие от ИС, изготовленных по традиционным КМОП-технологиям, компоненты iCMOS могут принимать биполярные входные сигналы, в то же время обеспечивают улучшенные характеристики, позволяют значительно снизить потребляемую мощность и размеры корпуса.
AD7328 принимает истинно биполярные входные сигналы, имеет четыре устанавливаемых программно входных диапазона: ±10 В, ±5 В, ±2,5 В и от 0 до 10 В. Каждый аналоговый вход независимо от других можно запрограммировать в один из четырех входных диапазонов. Аналоговые входы AD7328 можно запрограммировать как несимметричный, истинно дифференциальный или псевдодифференциальный. У АЦП имеется внутренний источник опорного напряжения 2,5 В, но допускается и применение внешнего источника. Если подключить к выводу REFIN/OUT внешний источник опорного напряжения 3 В, AD7328 будет работать с биполярным входным аналоговым сигналом ±12 В. Для обеспечения такого диапазона входных напряжений требуются источники питания VDD и VSS не менее ±12 В.
Номинальное значение низкого напряжения питания ядра АЦП AD7328 для обеспечения заявленных характеристик должно быть VCC = 5 В (от 4,75 до 5,5 В). При напряжениях VCC от 2,7 до 4,75 В характеристики AD7328 соответствуют типичным значениям. AD7328 имеет отдельный вывод VDRIVE для установки напряжения входных/выходных интерфейсов (от 2,7 В до 5,5 В). Напряжение VDRIVE не должно превышать VCC больше, чем на 0,3 В.
AD7328 имеет высокоскоростной последовательный интерфейс, способный работать при производительности АЦП до 1 MSPS.
Другие ИС, изготовленные по технологии iCMOS, можно найти на сайте www.analog.com/icmos.
Конвейерные АЦП
www.analog.com/adcs
Архитектуры АЦП, области применения, разрешение, скорости дискретизации
[Рисунок]
RESOLU