## СОДЕРЖАНИЕ

| ПР   | ЕДИСЛОВИЕ   | 9    |
|------|---|------|
| Гла  | ва 1. ОСНОВНЫЕ ПОНЯТИЯ  | . 10 |
| 1.1. | Аналоговое и цифровое представление величин   | 10   |
|      | 1.1.1. Аналоговое представление величин   | 10   |
|      | 1.1.2. Цифровое представление величин   |      |
|      | Бинарные и логические состояния   |      |
|      | трольный тест   |      |
| Гла  | ва 2. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ   | 17   |
| 2.1. | Основные законы и элементы алгебры логики   | 17   |
|      | 2.1.1. Логический элемент И и операция логического умножения (конъюнкции)           | 17   |
|      | 2.1.2. Логический элемент ИЛИ и операция логического сложения (дизьюнкции)          | . 18 |
|      | 2.1.3. Логический элемент НЕ и операция инверсии (отрицания)                        |      |
| 2.2  | 2.1.4. Основные логические элементы   |      |
| 2.2. | Комбинированные элементы  |      |
|      | 2.2.2. Логический элемент ИЛИ-НЕ  |      |
|      | 2.2.3. Логический элемент эквивалентности   | 22   |
|      | 2.2.4. Логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (XOR)                                     | 23   |
|      | 2.2.5. Комбинации элементов с двумя входами   |      |
|      | Логические элементы с тремя и более входами   |      |
| Кон  | трольный тест   | . 26 |
| Гла  | ва 3. АНАЛИЗ СХЕМ   | . 28 |
| 3.1. | Таблица истинности и цифровая схема   | 28   |
|      | 3.1.1. Таблица истинности цифровой схемы с двумя входами                            |      |
|      | 3.1.2. Таблица истинности цифровой схемы с тремя входами                            |      |
| 3.2. | Логические функции и цифровые схемы   |      |
|      | 3.2.1. Определение логической функции цифровой схемы                                | 31   |
|      | 3.2.2. Синтез схемы по заданной логической функции                                  |      |
| 3.3. | Требуемая функция и реальная функция  | 33   |
|      | 3.3.1. Как определить реальную логическую функцию                                   |      |
| Кон  | трольный тест   |      |
|      | ва 4. АЛГЕБРА ЛОГИКИ  |      |
|      |   |      |
|      | Переменные и постоянные величины (константы)  |      |
|      | Законы алгебры логики   |      |
| 4.3. | Аксиомы и тождества алгебры логики  |      |
|      | 4.3.1. Аксиомы  |      |
|      | 4.3.2. Законы коммутативности и ассоциативности         4.3.3. Дистрибутивный закон |      |
|      | 4.3.4. Теоремы де Моргана   | 44   |
|      | 4.3.5. Приоритеты логических операций   | . 45 |
| 4.4. | Функции И-НЕ и ИЛИ-НЕ   |      |
| 4.5. | Примеры   | 52   |
|      | трольный тест   |      |
|      | ва 5. СИНТЕЗ СХЕМ   |      |
|      | Синтез схем на логических элементах по заданным условиям                            |      |
|      | Нормальные формы записи   |      |
| J.Z. | 5.2.1 Нормальная форма операции логического сложения ИЛИ                            |      |
|      | э и н поомальная обома оперании логического сложения илии                           | ) 7  |

## 4 Содержание

|       | 5.2.2. Нормальная форма операции логического умножения И                 | . 62       |
|-------|--|------------|
| 5.3.  | Упрощение и преобразование нормальной формы ИЛИ с помощью                | (2         |
|       | алгебры логики   | . 63       |
|       | 5.3.2. Преобразование нормальной формы ИЛИ                               | . 63<br>64 |
| 5 4   | Метод карт Карно   |            |
| 5. 1. | 5.4.1. Карта Карно для двух переменных                                   |            |
|       | 5.4.2. Карта Карно для трех переменных                                   | . 70       |
|       | 5.4.3. Карта Карно для четырех переменных                                | . 73       |
|       | 5.4.4. Карта Карно для пяти переменных                                   |            |
|       | 5.4.5. Карта Карно для более чем пяти переменных                         |            |
| 5.5.  | Расчет логических схем   |            |
|       | 5.5.1. Общие указания  |            |
|       | 5.5.2. Цифровая схема включения и выключения из нескольких мест          |            |
|       | 5.5.4. Схема контроля четности   | . 83       |
|       | 5.5.5. Пороговая логическая схема  | . 85       |
|       | 5.5.6. Схема сравнения (компаратор)                                      | . 86       |
|       | 5.5.7. Схема сортировки транзисторов                                     |            |
| 5.6.  | Задания по схемотехническому проектированию                              |            |
|       | 5.6.1. Схема управления  |            |
|       | 5.6.2. Схема контроля нечетности   |            |
|       | 5.6.3. Мажоритарная схема         5.6.4. Схема блокировки                |            |
|       | 5.6.5. Анализатор показаний радаров                                      | . 90       |
| Кон   | трольный тест  |            |
|       | ва 6. СЕМЕЙСТВА СХЕМ   |            |
|       |  |            |
|       | Общие сведения   |            |
| 6.2.  | Бинарные уровни напряжения   | . 93       |
| 6.3.  | Положительная и отрицательная логика                                     | . 95       |
| 6.4.  | Свойства схем  | 97         |
|       | 6.4.1. Потребляемая мощность   | . 97       |
|       | 6.4.2. Диапазон уровней и передаточная характеристика                    | . 97       |
|       | 6.4.3. Время переключения  | . 99       |
|       | 6.4.4. Нагрузочная способность   | 100        |
|       | 6.4.6. Проводные логические операции                                     |            |
| 6.5.  | ДТЛ-схемы  |            |
| 0.5.  | 6.5.1. Введение  |            |
|       | 6.5.2. Основные ДТЛ-схемы  |            |
|       | 6.5.3. МПЛ-схемы   | 107        |
| 6.6.  | ТТЛ-схемы  | 111        |
|       | 6.6.1. Строение и принцип действия ТТЛ-элементов                         | 111        |
|       | 6.6.2. Стандартные ТТЛ-схемы   |            |
|       | 6.6.3. ТТЛ с пониженным энергопотреблением (Low-Power-TTL, LTTL)         |            |
|       | 6.6.4. Высокоскоростные ТТЛ (High-Speed-TTL, HTTL)                       |            |
|       | 6.6.6. ТТЛШ с пониженным энергопотреблением (Low-Power-ТТЛШ)             |            |
|       | 6.6.7. Сравнительная оценка логических элементов                         |            |
| 6.7.  | Эмиттерно-связанная логика (ЭСЛ)   | 133        |
|       | Логические элементы на МОП-транзисторах                                  |            |
|       | 6.8.1. Опасность статического электричества                              |            |
|       | 6.8.2. Логические элементы на $p$ -канальных МОП-транзисторах ( $p$ МОП) |            |
|       | 6.8.3. Логические элементы на $n$ -канальных МОП-транзисторах ( $n$ МОП) | 140        |
|       | 6.8.4. Логические элементы на КМОП-транзисторах                          |            |
| Кон   | трольный тест  | 149        |

| Глава 7. БИНАРНЫЕ СХЕМЫ С ВРЕМЕННОЙ ЗАВИСИМОСТЬЮ                      | 151        |
|---|------------|
| 7.1. Введение   | 151        |
| 7.2. Классификация триггеров  |            |
| 7.3. Нетактируемые триггеры   |            |
| 7.3.1. Триггер на элементах ИЛИ-НЕ                                    |            |
| 7.3.2. Триггер на элементах И-НЕ                                      |            |
| 7.4. Тактируемые триггеры   |            |
| 7.4.1. <i>RS</i> -триггеры  |            |
| 7.4.2. <i>RS</i> -триггеры с доминирующим <i>R</i> -входом            | 161        |
| 7.4.3. <i>E</i> -триггер  | 162        |
| 7.4.4. <i>D</i> -триггер  | 163        |
| 7.4.5. Таблицы данных   |            |
| 7.5. Триггеры, управляемые по фронту синхроимпульса                   |            |
| 7.5.1. Импульсные элементы  |            |
| 7.5.2. <i>RS</i> -триггеры, управляемые по одному фронту              | 169<br>171 |
| 7.5.4. <i>JК</i> -триггеры, управляемые по одному фронту              | 173        |
| 7.5.5. <i>D</i> -триггеры, управляемые по одному фронту               | 176        |
| 7.5.6. RS-триггеры, управляемые по обоим фронтам                      |            |
| 7.5.7. ЈК-триггеры, управляемые по обоим фронтам                      |            |
| 7.5.8. Дополнительные триггерные схемы                                |            |
| 7.6. Временные диаграммы  | 186        |
| 7.7. Характеристические уравнения                                     | 189        |
| 7.8. Моностабильные ячейки  | 193        |
| 7.9. Элементы задержки  | 197        |
| Контрольный тест  |            |
| •   |            |
| Глава 8. ДВОИЧНЫЕ КОДЫ И СИСТЕМЫ СЧИСЛЕНИЯ                            |            |
| 8.1. Введение   | 202        |
| 8.2. Двоичная система счисления                                       | 202        |
| 8.2.1. Структура двоичной системы счисления                           | 202        |
| 8.2.2. Перевод двоичных чисел в десятичную систему счисления          |            |
| 8.2.3. Перевод десятичных чисел в двоичную систему счисления          | 204        |
| 8.2.4. Вещественные двоичные числа (правильные дроби)                 | 205        |
| 8.2.6. Вычитание двоичных чисел                                       | 207        |
| 8.2.7. Отрицательные двоичные числа                                   | 211        |
| 8.3. Двоично-десятичный код ( <i>BCD</i> -числа)                      |            |
| 8.3.1. Представление чисел в двоично-десятичном коде                  |            |
| 8.3.2. Сложение в <i>ВСО</i> -формате                                 |            |
| 8.3.3. Вычитание в <i>ВСО</i> -формате                                |            |
| 8.4. Другие тетрадные системы счисления                               |            |
| 8.4.1. Код с избытком три   |            |
| 8.4.2. Код Айкена   |            |
| 8.4.3. Код Грея   |            |
| 8.5. Шестнадцатеричная система счисления (Hexadecimal)                |            |
| 8.5.1. Структура шестнадцатеричной системы счисления                  |            |
| 8.5.2. Перевод шестнадцатеричных чисел в десятичную систему счисления |            |
| 8.5.4. Перевод двоичных чисел в шестнадцатеричную систему счисления   |            |
| 8.5.5. Перевод шестнадцатеричных чисел в двоичную систему счисления   |            |
| 8.6. Восьмеричная система счисления (Octal)                           |            |
| 8.6.1. Структура восьмеричной системы счисления                       |            |
| 8.6.2. Преобразование восьмеричных чисел                              |            |
| 8.7. Коды, распознающие ошибки  |            |
| 8.7.1. Понятие избыточности   | 231        |

## 6 Содержание

| 8.7.2. Дополнительный двоичный код                                  | 232          |
|---|--------------|
| 8.7.3. Код 2 из 5   |              |
| 8.7.4. Код 3 из 5   |              |
| 8.7.5. Код 2 из 7   |              |
| 8.8. Коды, исправляющие ошибки                                      |              |
| 8.8.1. Принцип действия<br>8.8.2. Код Хемминга                      |              |
| 6.6.2. Код леммина Контрольный тест                                 |              |
| •   |              |
| Глава 9. ПРЕОБРАЗОВАТЕЛИ КОДОВ И УРОВНЕЙ                            |              |
| 9.1. Преобразователи кодов  |              |
| 9.1.1. Расчет преобразователей кода                                 |              |
| 9.1.2. Преобразователи десятичного кода в ВСО-код                   |              |
| 9.1.3. Преобразователи ВСD-кода в десятичный код                    |              |
| 9.1.4. Преобразователи десятичного кода в код с избытком 3          | . 230<br>250 |
| 9.1.6. Преобразователи десятичного кода в семисегментный            |              |
| 9.1.7. Преобразователи ВСД-кода в семисегментный                    |              |
| 9.2. Преобразователи уровней  | 258          |
| 9.2.1. Введение   |              |
| 9.2.2. Структура преобразователей уровня                            |              |
| 9.2.3. Интегральные преобразователи уровня                          |              |
| Контрольный тест  | 262          |
| Глава 10. СЧЕТЧИКИ И ДЕЛИТЕЛИ ЧАСТОТЫ                               | 263          |
| 10.1. Счет и разновидности счетчиков                                | 263          |
| 10.2. Асинхронные счетчики  |              |
| 10.2.1. Асинхронные счетчики  |              |
| 10.2.1. Асинхронные двоичные счетчики                               | 265          |
| 10.2.3. Асинхронный декадный счетчик                                | 280          |
| 10.2.4. Асинхронные счетчики по модулю п                            | 281          |
| 10.2.5. Асинхронные счетчики с произвольным коэффициентом пересчета |              |
| 10.2.6. Асинхронные счетчики для кода Айкена                        |              |
| 10.2.7. Асинхронные счетчики для кода с избытком 3                  |              |
| 10.3. Синхронные счетчики   |              |
| 10.3.1. Принцип действия  |              |
| 10.3.3. Расчет синхронных счетчиков                                 |              |
| 10.3.4. Синхронные <i>BCD</i> -счетчики                             | 296          |
| 10.3.5. Синхронный счетчик для кода с избытком 3                    |              |
| 10.4. Делители частоты  | 305          |
| 10.4.1. Асинхронные делители частоты с фиксированным коэффициентом  |              |
| пересчета К   | 306          |
| 10.4.2. Синхронные делители частоты с фиксированным коэффициентом   | 308          |
| пересчета К   |              |
| Контрольный тест  |              |
| •   |              |
| Глава 11. ЦИФРОВЫЕ СХЕМЫ ВЫБОРКИ И СВЯЗИ                            |              |
| 11.1. Цифровой коммутатор, мультиплексор и демультиплексор          |              |
| 11.1.1. Мультиплексор 4 в 1   |              |
| 11.1.2. Цифровой селектор 2 × 4 в 4                                 |              |
| 11.1.3. Цифровой селектор 4 × 8 в 8                                 |              |
| 11.1.4. Цифровой селектор-мультиплексор 16 в 1                      |              |
| 11.2. Дешифраторы   |              |
| 11.2.1. 2-битовые дешифраторы                                       |              |
| 11.2.1. 2-онтовые дешифраторы                                       | 319          |

|          | 7        |          |
|----------|----------|----------|
| <i>W</i> | $\equiv$ | <i>y</i> |

| 11.3. Цифровые компараторы   | 321   |
|--|-------|
| 11.3.1. 1-битовый компаратор   |       |
| 11.3.2. 3-битовый компаратор для <i>BCD</i> -кода (двоично-десятичного кода)   |       |
| 11.3.3. 4-битовый компаратор для двоичного кода                                | . 324 |
| 11.4. Шины данных  |       |
| 11.4.1. Структура и принцип действия   |       |
| 11.4.2. Стандарты шин  |       |
| Контрольный тест   |       |
| Глава 12. РЕГИСТРЫ И ЗАПОМИНАЮЩИЕ УСТРОЙСТВА                                   | . 329 |
| 12.1. Сдвигающие регистры  | . 329 |
| 12.1.1. Сдвигающие последовательные регистры                                   | . 329 |
| 12.1.2. Сдвигающие регистры с параллельным считыванием                         |       |
| 12.1.3. Сдвигающие регистры с параллельным вводом—выводом данных               |       |
| 12.1.4. Кольцевой сдвигающий регистр   |       |
| 12.2. Регистры хранения  |       |
| 12.3. Оперативные запоминающие устройства (RAM)                                |       |
| 12.3.1. Статические ОЗУ (SRAM)   |       |
| 12.3.1. Статические ОЗУ (SRAM) 12.3.2. Динамические ОЗУ (DRAM)                 |       |
| 12.3.3. Организация элементов памяти и ее параметры                            |       |
| 12.4. Постоянные запоминающие устройства (ПЗУ, ROM)                            |       |
| 12.5. Программируемое постоянное запоминающее устройство (ППЗУ, PROM)          |       |
| 12.6. Перепрограммируемые постоянные запоминающие устройства                   |       |
| 12.6.1. EPROM и REPROM   |       |
| 12.6.2. Постоянные запоминающие устройства EEROM (ЭСППЗУ — электрически        |       |
| стираемое программируемое постоянное запоминающее устройство) и EAROM          | . 367 |
| 12.7. Магнитные запоминающие устройства  | . 368 |
| 12.7.1. Магнитные кольца   |       |
| 12.7.2. Матрица магнитных колец памяти   |       |
| 12.8. Память на магнитных доменах  | . 371 |
| 12.8.1. Цилиндрические магнитные домены  |       |
| 12.8.2. Магнитные дорожки  |       |
| 12.8.3. Запись информации  |       |
| 12.8.5. Структура магнитной памяти   |       |
| Контрольный тест   |       |
| •  |       |
| Глава 13. ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ,<br>АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ | 378   |
| ·  |       |
| 13.1. Цифроаналоговый преобразователь (ЦАП)                                    |       |
| 13.1.1. Принцип цифроаналогового преобразования                                |       |
| 13.1.3. <i>R</i> /2 <i>R</i> -ЦАП  |       |
| 13.2. Аналого-цифровой преобразователь (АЦП)                                   |       |
| 13.2.1. Принцип аналого-цифрового преобразования                               |       |
| 13.2.2. АЦП последовательного счета  |       |
| 13.2.3. АЦП с двойным интегрированием (Dual Slope)                             |       |
| 13.2.4. АЦП компенсационного типа  |       |
| 13.2.5. АЦП по принципу напряжение—частота                                     |       |
| 15.2.0. АЦП прямого преооразования Контрольный тест                            |       |
| •  |       |
| Глава 14. СЧЕТНЫЕ СХЕМЫ  |       |
| 14.1. Полусумматор   | . 393 |
| 14.2. Полные сумматоры   | . 394 |
|  |       |

## 8 Содержание

| 14.3. Параллельный сумматор                           | 398 |
|---|-----|
| 14.4. Последовательный сумматор                       | 398 |
| 14.5. Схемы вычитания                                 | 400 |
| 14.5.1. Полувычитатель                                | 400 |
| 14.5.2. Полный вычитатель                             |     |
| 14.5.3. 4-битовый вычитатель                          |     |
| 14.5.4. Вычитатель на полных сумматорах               |     |
| 14.6. Универсальный сумматор-вычитатель               |     |
| 14.7. Умножители                                      |     |
| 14.7.1. Параллельные умножители                       |     |
| Контрольный тест                                      |     |
|   |     |
| Глава 15. МИКРОПРОЦЕССОРЫ И МИКРОКОМПЬЮТЕРЫ           |     |
| 15.1. Микропроцессор как универсальная схема          | 414 |
| 15.2. Арифметико-логическое устройство (АЛУ)          | 414 |
| 15.3. Аккумулятор                                     | 417 |
| 15.4. Аккумулятор с памятью                           | 419 |
| 15.5. Программно-управляемый упрощенный компьютер     | 421 |
| 15.6. Микропроцессоры                                 | 423 |
| 15.6.1. Виды микропроцессоров                         |     |
| 15.6.2. Микропроцессор SAB 8080A                      |     |
| 15.6.3. Дополнительные модули для микропроцессоров    |     |
| 15.7. Микрокомпьютер                                  |     |
| Контрольный тест                                      |     |
| Глава 16. ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ СХЕМЫ            | 433 |
| 16.1. Логические схемы, программируемые изготовителем | 433 |
| 16.2. Логические схемы, программируемые потребителем  | 435 |
| 16.2.1. Основы  |     |
| 16.2.2. PAL-схемы                                     |     |
| 16.2.3. GAL-схемы                                     |     |
| 16.2.4. FPLA-схемы                                    |     |
| 16.2.6. MACRO-схемы                                   |     |
| 16.3. Разновидности PLD                               | 449 |
| 16.4. Программирование PLD                            |     |
| Контрольный тест                                      |     |
| Глава 17. РЕШЕНИЯ ЗАДАНИЙ КОНТРОЛЬНЫХ ТЕСТОВ          | 453 |